From mboxrd@z Thu Jan  1 00:00:00 1970
Return-Path: <juzhe.zhong@rivai.ai>
Received: from smtpbguseast2.qq.com (smtpbguseast2.qq.com [54.204.34.130])
 by sourceware.org (Postfix) with ESMTPS id E72073856083
 for <gcc-patches@gcc.gnu.org>; Wed,  1 Jun 2022 02:30:25 +0000 (GMT)
DMARC-Filter: OpenDMARC Filter v1.4.1 sourceware.org E72073856083
Authentication-Results: sourceware.org;
 dmarc=none (p=none dis=none) header.from=rivai.ai
Authentication-Results: sourceware.org; spf=pass smtp.mailfrom=rivai.ai
X-QQ-mid: bizesmtp68t1654050619t8c2qigq
Received: from server1.localdomain ( [42.247.22.65])
 by bizesmtp.qq.com (ESMTP) with 
 id ; Wed, 01 Jun 2022 10:30:18 +0800 (CST)
X-QQ-SSF: 01400000000000C0F000000A0000000
X-QQ-FEAT: Ut0pB98mtT+dJGJEplXC1zOmvAL7QxZFgeCq90CO0kTlF3ndKP7mtHRQ4R5yO
 Oa9v0xlkBqCiw8CC8JnbXTUTZieuYrLsub/OLKVZwSocG1oK6h1HafZ7BroceX8styPy4e5
 MTmT9jHNiL8ilvNS4ag3Ae/iSl3/BcUs1tex2yJYdueF5wNx2Rq08JlqWfwk3lWAgm1Y4q2
 M9DfGVDqYOHEyUdXVjd5ec1m/XoaDwwvP9h8jxSn7U6ySNT9IWcymJxF4qUCYBI880F9HAP
 mMcZAgm9pqYijfVnX2Ln8iul9G/7Gpvx7C2RvFRllTxmLzpQ6BK2pMfqtw9UNYhmlJ9HZST
 OW5pdX0SczNHPdx/dSUlLYZMrUKRQ==
X-QQ-GoodBg: 2
From: juzhe.zhong@rivai.ai
To: gcc-patches@gcc.gnu.org
Cc: zhongjuzhe <juzhe.zhong@rivai.ai>
Subject: [PATCH v4 19/34]   RISC-V: Add vssex.c
Date: Wed,  1 Jun 2022 10:29:02 +0800
Message-Id: <20220601022917.270325-20-juzhe.zhong@rivai.ai>
X-Mailer: git-send-email 2.36.1
In-Reply-To: <20220601022917.270325-1-juzhe.zhong@rivai.ai>
References: <20220601022917.270325-1-juzhe.zhong@rivai.ai>
MIME-Version: 1.0
Content-Transfer-Encoding: quoted-printable
X-QQ-SENDSIZE: 520
Feedback-ID: bizesmtp:rivai.ai:qybgforeign:qybgforeign4
X-QQ-Bgrelay: 1
X-Spam-Status: No, score=-2.6 required=5.0 tests=BAYES_00, GIT_PATCH_0,
 KAM_DMARC_STATUS, KAM_SHORT, RCVD_IN_DNSWL_NONE, RCVD_IN_MSPIKE_H2,
 SPF_HELO_PASS, SPF_PASS, TXREP, T_SCC_BODY_TEXT_LINE,
 UNWANTED_LANGUAGE_BODY autolearn=ham autolearn_force=no version=3.4.6
X-Spam-Checker-Version: SpamAssassin 3.4.6 (2021-04-09) on
 server2.sourceware.org
X-BeenThere: gcc-patches@gcc.gnu.org
X-Mailman-Version: 2.1.29
Precedence: list
List-Id: Gcc-patches mailing list <gcc-patches.gcc.gnu.org>
List-Unsubscribe: <https://gcc.gnu.org/mailman/options/gcc-patches>,
 <mailto:gcc-patches-request@gcc.gnu.org?subject=unsubscribe>
List-Archive: <https://gcc.gnu.org/pipermail/gcc-patches/>
List-Post: <mailto:gcc-patches@gcc.gnu.org>
List-Help: <mailto:gcc-patches-request@gcc.gnu.org?subject=help>
List-Subscribe: <https://gcc.gnu.org/mailman/listinfo/gcc-patches>,
 <mailto:gcc-patches-request@gcc.gnu.org?subject=subscribe>
X-List-Received-Date: Wed, 01 Jun 2022 02:30:33 -0000

From: zhongjuzhe <juzhe.zhong@rivai.ai>=0D

gcc/testsuite/ChangeLog:=0D
=0D
        * gcc.target/riscv/rvv/intrinsic/vssex.c: New test.=0D
=0D
---=0D
 .../gcc.target/riscv/rvv/intrinsic/vssex.c    | 4776 +++++++++++++++++=0D
 1 file changed, 4776 insertions(+)=0D
 create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/intrinsic/vssex.c=0D
=0D
diff --git a/gcc/testsuite/gcc.target/riscv/rvv/intrinsic/vssex.c b/gcc/tes=
tsuite/gcc.target/riscv/rvv/intrinsic/vssex.c=0D
new file mode 100644=0D
index 00000000000..17cc8f381b6=0D
--- /dev/null=0D
+++ b/gcc/testsuite/gcc.target/riscv/rvv/intrinsic/vssex.c=0D
@@ -0,0 +1,4776 @@=0D
+/* { dg-do compile } */=0D
+/* { dg-skip-if "test vector intrinsic" { *-*-* } { "*" } { "-march=3Drv*v=
*" } } */=0D
+/* { dg-final { check-function-bodies "**" "" } } */=0D
+#include <stddef.h>=0D
+#include <riscv_vector.h>=0D
+=0D
+/*=0D
+** test_vsse32_v_f32mf2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32mf2 (float32_t *base, ptrdiff_t bstride, vfloat32mf2_t v0=
, size_t vl)=0D
+{=0D
+  vsse32_v_f32mf2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32mf2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32mf2_vl31 (float32_t *base, ptrdiff_t bstride, vfloat32mf2=
_t v0)=0D
+{=0D
+  vsse32_v_f32mf2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32mf2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32mf2_m (vbool64_t mask, float32_t *base, ptrdiff_t bstride=
, vfloat32mf2_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_f32mf2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32mf2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32mf2_m_vl31 (vbool64_t mask, float32_t *base, ptrdiff_t bs=
tride, vfloat32mf2_t v0)=0D
+{=0D
+  vsse32_v_f32mf2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m1 (float32_t *base, ptrdiff_t bstride, vfloat32m1_t v0, =
size_t vl)=0D
+{=0D
+  vsse32_v_f32m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m1_vl31 (float32_t *base, ptrdiff_t bstride, vfloat32m1_t=
 v0)=0D
+{=0D
+  vsse32_v_f32m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m1_m (vbool32_t mask, float32_t *base, ptrdiff_t bstride,=
 vfloat32m1_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_f32m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m1_m_vl31 (vbool32_t mask, float32_t *base, ptrdiff_t bst=
ride, vfloat32m1_t v0)=0D
+{=0D
+  vsse32_v_f32m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m2 (float32_t *base, ptrdiff_t bstride, vfloat32m2_t v0, =
size_t vl)=0D
+{=0D
+  vsse32_v_f32m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m2_vl31 (float32_t *base, ptrdiff_t bstride, vfloat32m2_t=
 v0)=0D
+{=0D
+  vsse32_v_f32m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m2_m (vbool16_t mask, float32_t *base, ptrdiff_t bstride,=
 vfloat32m2_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_f32m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m2_m_vl31 (vbool16_t mask, float32_t *base, ptrdiff_t bst=
ride, vfloat32m2_t v0)=0D
+{=0D
+  vsse32_v_f32m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m4 (float32_t *base, ptrdiff_t bstride, vfloat32m4_t v0, =
size_t vl)=0D
+{=0D
+  vsse32_v_f32m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m4_vl31 (float32_t *base, ptrdiff_t bstride, vfloat32m4_t=
 v0)=0D
+{=0D
+  vsse32_v_f32m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m4_m (vbool8_t mask, float32_t *base, ptrdiff_t bstride, =
vfloat32m4_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_f32m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m4_m_vl31 (vbool8_t mask, float32_t *base, ptrdiff_t bstr=
ide, vfloat32m4_t v0)=0D
+{=0D
+  vsse32_v_f32m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m8 (float32_t *base, ptrdiff_t bstride, vfloat32m8_t v0, =
size_t vl)=0D
+{=0D
+  vsse32_v_f32m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m8_vl31 (float32_t *base, ptrdiff_t bstride, vfloat32m8_t=
 v0)=0D
+{=0D
+  vsse32_v_f32m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m8_m (vbool4_t mask, float32_t *base, ptrdiff_t bstride, =
vfloat32m8_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_f32m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m8_m_vl31 (vbool4_t mask, float32_t *base, ptrdiff_t bstr=
ide, vfloat32m8_t v0)=0D
+{=0D
+  vsse32_v_f32m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m1 (float64_t *base, ptrdiff_t bstride, vfloat64m1_t v0, =
size_t vl)=0D
+{=0D
+  vsse64_v_f64m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m1_vl31 (float64_t *base, ptrdiff_t bstride, vfloat64m1_t=
 v0)=0D
+{=0D
+  vsse64_v_f64m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m1_m (vbool64_t mask, float64_t *base, ptrdiff_t bstride,=
 vfloat64m1_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_f64m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m1_m_vl31 (vbool64_t mask, float64_t *base, ptrdiff_t bst=
ride, vfloat64m1_t v0)=0D
+{=0D
+  vsse64_v_f64m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m2 (float64_t *base, ptrdiff_t bstride, vfloat64m2_t v0, =
size_t vl)=0D
+{=0D
+  vsse64_v_f64m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m2_vl31 (float64_t *base, ptrdiff_t bstride, vfloat64m2_t=
 v0)=0D
+{=0D
+  vsse64_v_f64m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m2_m (vbool32_t mask, float64_t *base, ptrdiff_t bstride,=
 vfloat64m2_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_f64m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m2_m_vl31 (vbool32_t mask, float64_t *base, ptrdiff_t bst=
ride, vfloat64m2_t v0)=0D
+{=0D
+  vsse64_v_f64m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m4 (float64_t *base, ptrdiff_t bstride, vfloat64m4_t v0, =
size_t vl)=0D
+{=0D
+  vsse64_v_f64m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m4_vl31 (float64_t *base, ptrdiff_t bstride, vfloat64m4_t=
 v0)=0D
+{=0D
+  vsse64_v_f64m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m4_m (vbool16_t mask, float64_t *base, ptrdiff_t bstride,=
 vfloat64m4_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_f64m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m4_m_vl31 (vbool16_t mask, float64_t *base, ptrdiff_t bst=
ride, vfloat64m4_t v0)=0D
+{=0D
+  vsse64_v_f64m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m8 (float64_t *base, ptrdiff_t bstride, vfloat64m8_t v0, =
size_t vl)=0D
+{=0D
+  vsse64_v_f64m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m8_vl31 (float64_t *base, ptrdiff_t bstride, vfloat64m8_t=
 v0)=0D
+{=0D
+  vsse64_v_f64m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m8_m (vbool8_t mask, float64_t *base, ptrdiff_t bstride, =
vfloat64m8_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_f64m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m8_m_vl31 (vbool8_t mask, float64_t *base, ptrdiff_t bstr=
ide, vfloat64m8_t v0)=0D
+{=0D
+  vsse64_v_f64m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf8 (int8_t *base, ptrdiff_t bstride, vint8mf8_t v0, size_t=
 vl)=0D
+{=0D
+  vsse8_v_i8mf8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf8_vl31 (int8_t *base, ptrdiff_t bstride, vint8mf8_t v0)=0D
+{=0D
+  vsse8_v_i8mf8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf8_m (vbool64_t mask, int8_t *base, ptrdiff_t bstride, vin=
t8mf8_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_i8mf8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf8_m_vl31 (vbool64_t mask, int8_t *base, ptrdiff_t bstride=
, vint8mf8_t v0)=0D
+{=0D
+  vsse8_v_i8mf8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf4 (int8_t *base, ptrdiff_t bstride, vint8mf4_t v0, size_t=
 vl)=0D
+{=0D
+  vsse8_v_i8mf4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf4_vl31 (int8_t *base, ptrdiff_t bstride, vint8mf4_t v0)=0D
+{=0D
+  vsse8_v_i8mf4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf4_m (vbool32_t mask, int8_t *base, ptrdiff_t bstride, vin=
t8mf4_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_i8mf4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf4_m_vl31 (vbool32_t mask, int8_t *base, ptrdiff_t bstride=
, vint8mf4_t v0)=0D
+{=0D
+  vsse8_v_i8mf4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf2 (int8_t *base, ptrdiff_t bstride, vint8mf2_t v0, size_t=
 vl)=0D
+{=0D
+  vsse8_v_i8mf2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf2_vl31 (int8_t *base, ptrdiff_t bstride, vint8mf2_t v0)=0D
+{=0D
+  vsse8_v_i8mf2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf2_m (vbool16_t mask, int8_t *base, ptrdiff_t bstride, vin=
t8mf2_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_i8mf2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf2_m_vl31 (vbool16_t mask, int8_t *base, ptrdiff_t bstride=
, vint8mf2_t v0)=0D
+{=0D
+  vsse8_v_i8mf2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m1 (int8_t *base, ptrdiff_t bstride, vint8m1_t v0, size_t v=
l)=0D
+{=0D
+  vsse8_v_i8m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m1_vl31 (int8_t *base, ptrdiff_t bstride, vint8m1_t v0)=0D
+{=0D
+  vsse8_v_i8m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m1_m (vbool8_t mask, int8_t *base, ptrdiff_t bstride, vint8=
m1_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_i8m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m1_m_vl31 (vbool8_t mask, int8_t *base, ptrdiff_t bstride, =
vint8m1_t v0)=0D
+{=0D
+  vsse8_v_i8m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m2 (int8_t *base, ptrdiff_t bstride, vint8m2_t v0, size_t v=
l)=0D
+{=0D
+  vsse8_v_i8m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m2_vl31 (int8_t *base, ptrdiff_t bstride, vint8m2_t v0)=0D
+{=0D
+  vsse8_v_i8m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m2_m (vbool4_t mask, int8_t *base, ptrdiff_t bstride, vint8=
m2_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_i8m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m2_m_vl31 (vbool4_t mask, int8_t *base, ptrdiff_t bstride, =
vint8m2_t v0)=0D
+{=0D
+  vsse8_v_i8m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m4 (int8_t *base, ptrdiff_t bstride, vint8m4_t v0, size_t v=
l)=0D
+{=0D
+  vsse8_v_i8m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m4_vl31 (int8_t *base, ptrdiff_t bstride, vint8m4_t v0)=0D
+{=0D
+  vsse8_v_i8m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m4_m (vbool2_t mask, int8_t *base, ptrdiff_t bstride, vint8=
m4_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_i8m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m4_m_vl31 (vbool2_t mask, int8_t *base, ptrdiff_t bstride, =
vint8m4_t v0)=0D
+{=0D
+  vsse8_v_i8m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m8 (int8_t *base, ptrdiff_t bstride, vint8m8_t v0, size_t v=
l)=0D
+{=0D
+  vsse8_v_i8m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m8_vl31 (int8_t *base, ptrdiff_t bstride, vint8m8_t v0)=0D
+{=0D
+  vsse8_v_i8m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m8_m (vbool1_t mask, int8_t *base, ptrdiff_t bstride, vint8=
m8_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_i8m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m8_m_vl31 (vbool1_t mask, int8_t *base, ptrdiff_t bstride, =
vint8m8_t v0)=0D
+{=0D
+  vsse8_v_i8m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf4 (int16_t *base, ptrdiff_t bstride, vint16mf4_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse16_v_i16mf4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf4_vl31 (int16_t *base, ptrdiff_t bstride, vint16mf4_t v=
0)=0D
+{=0D
+  vsse16_v_i16mf4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf4_m (vbool64_t mask, int16_t *base, ptrdiff_t bstride, =
vint16mf4_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_i16mf4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf4_m_vl31 (vbool64_t mask, int16_t *base, ptrdiff_t bstr=
ide, vint16mf4_t v0)=0D
+{=0D
+  vsse16_v_i16mf4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf2 (int16_t *base, ptrdiff_t bstride, vint16mf2_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse16_v_i16mf2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf2_vl31 (int16_t *base, ptrdiff_t bstride, vint16mf2_t v=
0)=0D
+{=0D
+  vsse16_v_i16mf2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf2_m (vbool32_t mask, int16_t *base, ptrdiff_t bstride, =
vint16mf2_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_i16mf2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf2_m_vl31 (vbool32_t mask, int16_t *base, ptrdiff_t bstr=
ide, vint16mf2_t v0)=0D
+{=0D
+  vsse16_v_i16mf2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m1 (int16_t *base, ptrdiff_t bstride, vint16m1_t v0, size=
_t vl)=0D
+{=0D
+  vsse16_v_i16m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m1_vl31 (int16_t *base, ptrdiff_t bstride, vint16m1_t v0)=
=0D
+{=0D
+  vsse16_v_i16m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m1_m (vbool16_t mask, int16_t *base, ptrdiff_t bstride, v=
int16m1_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_i16m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m1_m_vl31 (vbool16_t mask, int16_t *base, ptrdiff_t bstri=
de, vint16m1_t v0)=0D
+{=0D
+  vsse16_v_i16m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m2 (int16_t *base, ptrdiff_t bstride, vint16m2_t v0, size=
_t vl)=0D
+{=0D
+  vsse16_v_i16m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m2_vl31 (int16_t *base, ptrdiff_t bstride, vint16m2_t v0)=
=0D
+{=0D
+  vsse16_v_i16m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m2_m (vbool8_t mask, int16_t *base, ptrdiff_t bstride, vi=
nt16m2_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_i16m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m2_m_vl31 (vbool8_t mask, int16_t *base, ptrdiff_t bstrid=
e, vint16m2_t v0)=0D
+{=0D
+  vsse16_v_i16m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m4 (int16_t *base, ptrdiff_t bstride, vint16m4_t v0, size=
_t vl)=0D
+{=0D
+  vsse16_v_i16m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m4_vl31 (int16_t *base, ptrdiff_t bstride, vint16m4_t v0)=
=0D
+{=0D
+  vsse16_v_i16m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m4_m (vbool4_t mask, int16_t *base, ptrdiff_t bstride, vi=
nt16m4_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_i16m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m4_m_vl31 (vbool4_t mask, int16_t *base, ptrdiff_t bstrid=
e, vint16m4_t v0)=0D
+{=0D
+  vsse16_v_i16m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m8 (int16_t *base, ptrdiff_t bstride, vint16m8_t v0, size=
_t vl)=0D
+{=0D
+  vsse16_v_i16m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m8_vl31 (int16_t *base, ptrdiff_t bstride, vint16m8_t v0)=
=0D
+{=0D
+  vsse16_v_i16m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m8_m (vbool2_t mask, int16_t *base, ptrdiff_t bstride, vi=
nt16m8_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_i16m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m8_m_vl31 (vbool2_t mask, int16_t *base, ptrdiff_t bstrid=
e, vint16m8_t v0)=0D
+{=0D
+  vsse16_v_i16m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32mf2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32mf2 (int32_t *base, ptrdiff_t bstride, vint32mf2_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse32_v_i32mf2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32mf2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32mf2_vl31 (int32_t *base, ptrdiff_t bstride, vint32mf2_t v=
0)=0D
+{=0D
+  vsse32_v_i32mf2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32mf2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32mf2_m (vbool64_t mask, int32_t *base, ptrdiff_t bstride, =
vint32mf2_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_i32mf2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32mf2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32mf2_m_vl31 (vbool64_t mask, int32_t *base, ptrdiff_t bstr=
ide, vint32mf2_t v0)=0D
+{=0D
+  vsse32_v_i32mf2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m1 (int32_t *base, ptrdiff_t bstride, vint32m1_t v0, size=
_t vl)=0D
+{=0D
+  vsse32_v_i32m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m1_vl31 (int32_t *base, ptrdiff_t bstride, vint32m1_t v0)=
=0D
+{=0D
+  vsse32_v_i32m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m1_m (vbool32_t mask, int32_t *base, ptrdiff_t bstride, v=
int32m1_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_i32m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m1_m_vl31 (vbool32_t mask, int32_t *base, ptrdiff_t bstri=
de, vint32m1_t v0)=0D
+{=0D
+  vsse32_v_i32m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m2 (int32_t *base, ptrdiff_t bstride, vint32m2_t v0, size=
_t vl)=0D
+{=0D
+  vsse32_v_i32m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m2_vl31 (int32_t *base, ptrdiff_t bstride, vint32m2_t v0)=
=0D
+{=0D
+  vsse32_v_i32m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m2_m (vbool16_t mask, int32_t *base, ptrdiff_t bstride, v=
int32m2_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_i32m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m2_m_vl31 (vbool16_t mask, int32_t *base, ptrdiff_t bstri=
de, vint32m2_t v0)=0D
+{=0D
+  vsse32_v_i32m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m4 (int32_t *base, ptrdiff_t bstride, vint32m4_t v0, size=
_t vl)=0D
+{=0D
+  vsse32_v_i32m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m4_vl31 (int32_t *base, ptrdiff_t bstride, vint32m4_t v0)=
=0D
+{=0D
+  vsse32_v_i32m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m4_m (vbool8_t mask, int32_t *base, ptrdiff_t bstride, vi=
nt32m4_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_i32m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m4_m_vl31 (vbool8_t mask, int32_t *base, ptrdiff_t bstrid=
e, vint32m4_t v0)=0D
+{=0D
+  vsse32_v_i32m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m8 (int32_t *base, ptrdiff_t bstride, vint32m8_t v0, size=
_t vl)=0D
+{=0D
+  vsse32_v_i32m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m8_vl31 (int32_t *base, ptrdiff_t bstride, vint32m8_t v0)=
=0D
+{=0D
+  vsse32_v_i32m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m8_m (vbool4_t mask, int32_t *base, ptrdiff_t bstride, vi=
nt32m8_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_i32m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m8_m_vl31 (vbool4_t mask, int32_t *base, ptrdiff_t bstrid=
e, vint32m8_t v0)=0D
+{=0D
+  vsse32_v_i32m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m1 (int64_t *base, ptrdiff_t bstride, vint64m1_t v0, size=
_t vl)=0D
+{=0D
+  vsse64_v_i64m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m1_vl31 (int64_t *base, ptrdiff_t bstride, vint64m1_t v0)=
=0D
+{=0D
+  vsse64_v_i64m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m1_m (vbool64_t mask, int64_t *base, ptrdiff_t bstride, v=
int64m1_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_i64m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m1_m_vl31 (vbool64_t mask, int64_t *base, ptrdiff_t bstri=
de, vint64m1_t v0)=0D
+{=0D
+  vsse64_v_i64m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m2 (int64_t *base, ptrdiff_t bstride, vint64m2_t v0, size=
_t vl)=0D
+{=0D
+  vsse64_v_i64m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m2_vl31 (int64_t *base, ptrdiff_t bstride, vint64m2_t v0)=
=0D
+{=0D
+  vsse64_v_i64m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m2_m (vbool32_t mask, int64_t *base, ptrdiff_t bstride, v=
int64m2_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_i64m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m2_m_vl31 (vbool32_t mask, int64_t *base, ptrdiff_t bstri=
de, vint64m2_t v0)=0D
+{=0D
+  vsse64_v_i64m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m4 (int64_t *base, ptrdiff_t bstride, vint64m4_t v0, size=
_t vl)=0D
+{=0D
+  vsse64_v_i64m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m4_vl31 (int64_t *base, ptrdiff_t bstride, vint64m4_t v0)=
=0D
+{=0D
+  vsse64_v_i64m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m4_m (vbool16_t mask, int64_t *base, ptrdiff_t bstride, v=
int64m4_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_i64m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m4_m_vl31 (vbool16_t mask, int64_t *base, ptrdiff_t bstri=
de, vint64m4_t v0)=0D
+{=0D
+  vsse64_v_i64m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m8 (int64_t *base, ptrdiff_t bstride, vint64m8_t v0, size=
_t vl)=0D
+{=0D
+  vsse64_v_i64m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m8_vl31 (int64_t *base, ptrdiff_t bstride, vint64m8_t v0)=
=0D
+{=0D
+  vsse64_v_i64m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m8_m (vbool8_t mask, int64_t *base, ptrdiff_t bstride, vi=
nt64m8_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_i64m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m8_m_vl31 (vbool8_t mask, int64_t *base, ptrdiff_t bstrid=
e, vint64m8_t v0)=0D
+{=0D
+  vsse64_v_i64m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf8 (uint8_t *base, ptrdiff_t bstride, vuint8mf8_t v0, size=
_t vl)=0D
+{=0D
+  vsse8_v_u8mf8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf8_vl31 (uint8_t *base, ptrdiff_t bstride, vuint8mf8_t v0)=
=0D
+{=0D
+  vsse8_v_u8mf8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf8_m (vbool64_t mask, uint8_t *base, ptrdiff_t bstride, vu=
int8mf8_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_u8mf8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf8_m_vl31 (vbool64_t mask, uint8_t *base, ptrdiff_t bstrid=
e, vuint8mf8_t v0)=0D
+{=0D
+  vsse8_v_u8mf8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf4 (uint8_t *base, ptrdiff_t bstride, vuint8mf4_t v0, size=
_t vl)=0D
+{=0D
+  vsse8_v_u8mf4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf4_vl31 (uint8_t *base, ptrdiff_t bstride, vuint8mf4_t v0)=
=0D
+{=0D
+  vsse8_v_u8mf4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf4_m (vbool32_t mask, uint8_t *base, ptrdiff_t bstride, vu=
int8mf4_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_u8mf4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf4_m_vl31 (vbool32_t mask, uint8_t *base, ptrdiff_t bstrid=
e, vuint8mf4_t v0)=0D
+{=0D
+  vsse8_v_u8mf4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf2 (uint8_t *base, ptrdiff_t bstride, vuint8mf2_t v0, size=
_t vl)=0D
+{=0D
+  vsse8_v_u8mf2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf2_vl31 (uint8_t *base, ptrdiff_t bstride, vuint8mf2_t v0)=
=0D
+{=0D
+  vsse8_v_u8mf2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf2_m (vbool16_t mask, uint8_t *base, ptrdiff_t bstride, vu=
int8mf2_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_u8mf2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf2_m_vl31 (vbool16_t mask, uint8_t *base, ptrdiff_t bstrid=
e, vuint8mf2_t v0)=0D
+{=0D
+  vsse8_v_u8mf2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m1 (uint8_t *base, ptrdiff_t bstride, vuint8m1_t v0, size_t=
 vl)=0D
+{=0D
+  vsse8_v_u8m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m1_vl31 (uint8_t *base, ptrdiff_t bstride, vuint8m1_t v0)=0D
+{=0D
+  vsse8_v_u8m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m1_m (vbool8_t mask, uint8_t *base, ptrdiff_t bstride, vuin=
t8m1_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_u8m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m1_m_vl31 (vbool8_t mask, uint8_t *base, ptrdiff_t bstride,=
 vuint8m1_t v0)=0D
+{=0D
+  vsse8_v_u8m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m2 (uint8_t *base, ptrdiff_t bstride, vuint8m2_t v0, size_t=
 vl)=0D
+{=0D
+  vsse8_v_u8m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m2_vl31 (uint8_t *base, ptrdiff_t bstride, vuint8m2_t v0)=0D
+{=0D
+  vsse8_v_u8m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m2_m (vbool4_t mask, uint8_t *base, ptrdiff_t bstride, vuin=
t8m2_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_u8m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m2_m_vl31 (vbool4_t mask, uint8_t *base, ptrdiff_t bstride,=
 vuint8m2_t v0)=0D
+{=0D
+  vsse8_v_u8m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m4 (uint8_t *base, ptrdiff_t bstride, vuint8m4_t v0, size_t=
 vl)=0D
+{=0D
+  vsse8_v_u8m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m4_vl31 (uint8_t *base, ptrdiff_t bstride, vuint8m4_t v0)=0D
+{=0D
+  vsse8_v_u8m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m4_m (vbool2_t mask, uint8_t *base, ptrdiff_t bstride, vuin=
t8m4_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_u8m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m4_m_vl31 (vbool2_t mask, uint8_t *base, ptrdiff_t bstride,=
 vuint8m4_t v0)=0D
+{=0D
+  vsse8_v_u8m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m8 (uint8_t *base, ptrdiff_t bstride, vuint8m8_t v0, size_t=
 vl)=0D
+{=0D
+  vsse8_v_u8m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m8_vl31 (uint8_t *base, ptrdiff_t bstride, vuint8m8_t v0)=0D
+{=0D
+  vsse8_v_u8m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m8_m (vbool1_t mask, uint8_t *base, ptrdiff_t bstride, vuin=
t8m8_t v0, size_t vl)=0D
+{=0D
+  vsse8_v_u8m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m8_m_vl31 (vbool1_t mask, uint8_t *base, ptrdiff_t bstride,=
 vuint8m8_t v0)=0D
+{=0D
+  vsse8_v_u8m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf4 (uint16_t *base, ptrdiff_t bstride, vuint16mf4_t v0, =
size_t vl)=0D
+{=0D
+  vsse16_v_u16mf4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf4_vl31 (uint16_t *base, ptrdiff_t bstride, vuint16mf4_t=
 v0)=0D
+{=0D
+  vsse16_v_u16mf4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf4_m (vbool64_t mask, uint16_t *base, ptrdiff_t bstride,=
 vuint16mf4_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_u16mf4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf4_m_vl31 (vbool64_t mask, uint16_t *base, ptrdiff_t bst=
ride, vuint16mf4_t v0)=0D
+{=0D
+  vsse16_v_u16mf4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf2 (uint16_t *base, ptrdiff_t bstride, vuint16mf2_t v0, =
size_t vl)=0D
+{=0D
+  vsse16_v_u16mf2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf2_vl31 (uint16_t *base, ptrdiff_t bstride, vuint16mf2_t=
 v0)=0D
+{=0D
+  vsse16_v_u16mf2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf2_m (vbool32_t mask, uint16_t *base, ptrdiff_t bstride,=
 vuint16mf2_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_u16mf2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf2_m_vl31 (vbool32_t mask, uint16_t *base, ptrdiff_t bst=
ride, vuint16mf2_t v0)=0D
+{=0D
+  vsse16_v_u16mf2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m1 (uint16_t *base, ptrdiff_t bstride, vuint16m1_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse16_v_u16m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m1_vl31 (uint16_t *base, ptrdiff_t bstride, vuint16m1_t v=
0)=0D
+{=0D
+  vsse16_v_u16m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m1_m (vbool16_t mask, uint16_t *base, ptrdiff_t bstride, =
vuint16m1_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_u16m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m1_m_vl31 (vbool16_t mask, uint16_t *base, ptrdiff_t bstr=
ide, vuint16m1_t v0)=0D
+{=0D
+  vsse16_v_u16m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m2 (uint16_t *base, ptrdiff_t bstride, vuint16m2_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse16_v_u16m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m2_vl31 (uint16_t *base, ptrdiff_t bstride, vuint16m2_t v=
0)=0D
+{=0D
+  vsse16_v_u16m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m2_m (vbool8_t mask, uint16_t *base, ptrdiff_t bstride, v=
uint16m2_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_u16m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m2_m_vl31 (vbool8_t mask, uint16_t *base, ptrdiff_t bstri=
de, vuint16m2_t v0)=0D
+{=0D
+  vsse16_v_u16m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m4 (uint16_t *base, ptrdiff_t bstride, vuint16m4_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse16_v_u16m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m4_vl31 (uint16_t *base, ptrdiff_t bstride, vuint16m4_t v=
0)=0D
+{=0D
+  vsse16_v_u16m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m4_m (vbool4_t mask, uint16_t *base, ptrdiff_t bstride, v=
uint16m4_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_u16m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m4_m_vl31 (vbool4_t mask, uint16_t *base, ptrdiff_t bstri=
de, vuint16m4_t v0)=0D
+{=0D
+  vsse16_v_u16m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m8 (uint16_t *base, ptrdiff_t bstride, vuint16m8_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse16_v_u16m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m8_vl31 (uint16_t *base, ptrdiff_t bstride, vuint16m8_t v=
0)=0D
+{=0D
+  vsse16_v_u16m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m8_m (vbool2_t mask, uint16_t *base, ptrdiff_t bstride, v=
uint16m8_t v0, size_t vl)=0D
+{=0D
+  vsse16_v_u16m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m8_m_vl31 (vbool2_t mask, uint16_t *base, ptrdiff_t bstri=
de, vuint16m8_t v0)=0D
+{=0D
+  vsse16_v_u16m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32mf2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32mf2 (uint32_t *base, ptrdiff_t bstride, vuint32mf2_t v0, =
size_t vl)=0D
+{=0D
+  vsse32_v_u32mf2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32mf2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32mf2_vl31 (uint32_t *base, ptrdiff_t bstride, vuint32mf2_t=
 v0)=0D
+{=0D
+  vsse32_v_u32mf2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32mf2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32mf2_m (vbool64_t mask, uint32_t *base, ptrdiff_t bstride,=
 vuint32mf2_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_u32mf2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32mf2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32mf2_m_vl31 (vbool64_t mask, uint32_t *base, ptrdiff_t bst=
ride, vuint32mf2_t v0)=0D
+{=0D
+  vsse32_v_u32mf2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m1 (uint32_t *base, ptrdiff_t bstride, vuint32m1_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse32_v_u32m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m1_vl31 (uint32_t *base, ptrdiff_t bstride, vuint32m1_t v=
0)=0D
+{=0D
+  vsse32_v_u32m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m1_m (vbool32_t mask, uint32_t *base, ptrdiff_t bstride, =
vuint32m1_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_u32m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m1_m_vl31 (vbool32_t mask, uint32_t *base, ptrdiff_t bstr=
ide, vuint32m1_t v0)=0D
+{=0D
+  vsse32_v_u32m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m2 (uint32_t *base, ptrdiff_t bstride, vuint32m2_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse32_v_u32m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m2_vl31 (uint32_t *base, ptrdiff_t bstride, vuint32m2_t v=
0)=0D
+{=0D
+  vsse32_v_u32m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m2_m (vbool16_t mask, uint32_t *base, ptrdiff_t bstride, =
vuint32m2_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_u32m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m2_m_vl31 (vbool16_t mask, uint32_t *base, ptrdiff_t bstr=
ide, vuint32m2_t v0)=0D
+{=0D
+  vsse32_v_u32m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m4 (uint32_t *base, ptrdiff_t bstride, vuint32m4_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse32_v_u32m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m4_vl31 (uint32_t *base, ptrdiff_t bstride, vuint32m4_t v=
0)=0D
+{=0D
+  vsse32_v_u32m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m4_m (vbool8_t mask, uint32_t *base, ptrdiff_t bstride, v=
uint32m4_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_u32m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m4_m_vl31 (vbool8_t mask, uint32_t *base, ptrdiff_t bstri=
de, vuint32m4_t v0)=0D
+{=0D
+  vsse32_v_u32m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m8 (uint32_t *base, ptrdiff_t bstride, vuint32m8_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse32_v_u32m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m8_vl31 (uint32_t *base, ptrdiff_t bstride, vuint32m8_t v=
0)=0D
+{=0D
+  vsse32_v_u32m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m8_m (vbool4_t mask, uint32_t *base, ptrdiff_t bstride, v=
uint32m8_t v0, size_t vl)=0D
+{=0D
+  vsse32_v_u32m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m8_m_vl31 (vbool4_t mask, uint32_t *base, ptrdiff_t bstri=
de, vuint32m8_t v0)=0D
+{=0D
+  vsse32_v_u32m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m1:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m1 (uint64_t *base, ptrdiff_t bstride, vuint64m1_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse64_v_u64m1 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m1_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m1_vl31 (uint64_t *base, ptrdiff_t bstride, vuint64m1_t v=
0)=0D
+{=0D
+  vsse64_v_u64m1 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m1_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m1_m (vbool64_t mask, uint64_t *base, ptrdiff_t bstride, =
vuint64m1_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_u64m1_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m1_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m1_m_vl31 (vbool64_t mask, uint64_t *base, ptrdiff_t bstr=
ide, vuint64m1_t v0)=0D
+{=0D
+  vsse64_v_u64m1_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m2:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m2 (uint64_t *base, ptrdiff_t bstride, vuint64m2_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse64_v_u64m2 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m2_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m2_vl31 (uint64_t *base, ptrdiff_t bstride, vuint64m2_t v=
0)=0D
+{=0D
+  vsse64_v_u64m2 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m2_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m2_m (vbool32_t mask, uint64_t *base, ptrdiff_t bstride, =
vuint64m2_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_u64m2_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m2_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m2_m_vl31 (vbool32_t mask, uint64_t *base, ptrdiff_t bstr=
ide, vuint64m2_t v0)=0D
+{=0D
+  vsse64_v_u64m2_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m4:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m4 (uint64_t *base, ptrdiff_t bstride, vuint64m4_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse64_v_u64m4 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m4_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m4_vl31 (uint64_t *base, ptrdiff_t bstride, vuint64m4_t v=
0)=0D
+{=0D
+  vsse64_v_u64m4 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m4_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m4_m (vbool16_t mask, uint64_t *base, ptrdiff_t bstride, =
vuint64m4_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_u64m4_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m4_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m4_m_vl31 (vbool16_t mask, uint64_t *base, ptrdiff_t bstr=
ide, vuint64m4_t v0)=0D
+{=0D
+  vsse64_v_u64m4_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m8:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m8 (uint64_t *base, ptrdiff_t bstride, vuint64m8_t v0, si=
ze_t vl)=0D
+{=0D
+  vsse64_v_u64m8 (base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m8_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m8_vl31 (uint64_t *base, ptrdiff_t bstride, vuint64m8_t v=
0)=0D
+{=0D
+  vsse64_v_u64m8 (base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m8_m:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m8_m (vbool8_t mask, uint64_t *base, ptrdiff_t bstride, v=
uint64m8_t v0, size_t vl)=0D
+{=0D
+  vsse64_v_u64m8_m (mask, base, bstride, v0, vl);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m8_m_vl31:=0D
+**  ...=0D
+**	vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m8_m_vl31 (vbool8_t mask, uint64_t *base, ptrdiff_t bstri=
de, vuint64m8_t v0)=0D
+{=0D
+  vsse64_v_u64m8_m (mask, base, bstride, v0, 31);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32mf2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32mf2_vl32 (float32_t *base, ptrdiff_t bstride, vfloat32mf2=
_t v0)=0D
+{=0D
+  vsse32_v_f32mf2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32mf2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32mf2_m_vl32 (vbool64_t mask, float32_t *base, ptrdiff_t bs=
tride, vfloat32mf2_t v0)=0D
+{=0D
+  vsse32_v_f32mf2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m1_vl32 (float32_t *base, ptrdiff_t bstride, vfloat32m1_t=
 v0)=0D
+{=0D
+  vsse32_v_f32m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m1_m_vl32 (vbool32_t mask, float32_t *base, ptrdiff_t bst=
ride, vfloat32m1_t v0)=0D
+{=0D
+  vsse32_v_f32m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m2_vl32 (float32_t *base, ptrdiff_t bstride, vfloat32m2_t=
 v0)=0D
+{=0D
+  vsse32_v_f32m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m2_m_vl32 (vbool16_t mask, float32_t *base, ptrdiff_t bst=
ride, vfloat32m2_t v0)=0D
+{=0D
+  vsse32_v_f32m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m4_vl32 (float32_t *base, ptrdiff_t bstride, vfloat32m4_t=
 v0)=0D
+{=0D
+  vsse32_v_f32m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m4_m_vl32 (vbool8_t mask, float32_t *base, ptrdiff_t bstr=
ide, vfloat32m4_t v0)=0D
+{=0D
+  vsse32_v_f32m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m8_vl32 (float32_t *base, ptrdiff_t bstride, vfloat32m8_t=
 v0)=0D
+{=0D
+  vsse32_v_f32m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_f32m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_f32m8_m_vl32 (vbool4_t mask, float32_t *base, ptrdiff_t bstr=
ide, vfloat32m8_t v0)=0D
+{=0D
+  vsse32_v_f32m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m1_vl32 (float64_t *base, ptrdiff_t bstride, vfloat64m1_t=
 v0)=0D
+{=0D
+  vsse64_v_f64m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m1_m_vl32 (vbool64_t mask, float64_t *base, ptrdiff_t bst=
ride, vfloat64m1_t v0)=0D
+{=0D
+  vsse64_v_f64m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m2_vl32 (float64_t *base, ptrdiff_t bstride, vfloat64m2_t=
 v0)=0D
+{=0D
+  vsse64_v_f64m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m2_m_vl32 (vbool32_t mask, float64_t *base, ptrdiff_t bst=
ride, vfloat64m2_t v0)=0D
+{=0D
+  vsse64_v_f64m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m4_vl32 (float64_t *base, ptrdiff_t bstride, vfloat64m4_t=
 v0)=0D
+{=0D
+  vsse64_v_f64m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m4_m_vl32 (vbool16_t mask, float64_t *base, ptrdiff_t bst=
ride, vfloat64m4_t v0)=0D
+{=0D
+  vsse64_v_f64m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m8_vl32 (float64_t *base, ptrdiff_t bstride, vfloat64m8_t=
 v0)=0D
+{=0D
+  vsse64_v_f64m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_f64m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_f64m8_m_vl32 (vbool8_t mask, float64_t *base, ptrdiff_t bstr=
ide, vfloat64m8_t v0)=0D
+{=0D
+  vsse64_v_f64m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf8_vl32 (int8_t *base, ptrdiff_t bstride, vint8mf8_t v0)=0D
+{=0D
+  vsse8_v_i8mf8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf8_m_vl32 (vbool64_t mask, int8_t *base, ptrdiff_t bstride=
, vint8mf8_t v0)=0D
+{=0D
+  vsse8_v_i8mf8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf4_vl32 (int8_t *base, ptrdiff_t bstride, vint8mf4_t v0)=0D
+{=0D
+  vsse8_v_i8mf4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf4_m_vl32 (vbool32_t mask, int8_t *base, ptrdiff_t bstride=
, vint8mf4_t v0)=0D
+{=0D
+  vsse8_v_i8mf4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf2_vl32 (int8_t *base, ptrdiff_t bstride, vint8mf2_t v0)=0D
+{=0D
+  vsse8_v_i8mf2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8mf2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8mf2_m_vl32 (vbool16_t mask, int8_t *base, ptrdiff_t bstride=
, vint8mf2_t v0)=0D
+{=0D
+  vsse8_v_i8mf2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m1_vl32 (int8_t *base, ptrdiff_t bstride, vint8m1_t v0)=0D
+{=0D
+  vsse8_v_i8m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m1_m_vl32 (vbool8_t mask, int8_t *base, ptrdiff_t bstride, =
vint8m1_t v0)=0D
+{=0D
+  vsse8_v_i8m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m2_vl32 (int8_t *base, ptrdiff_t bstride, vint8m2_t v0)=0D
+{=0D
+  vsse8_v_i8m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m2_m_vl32 (vbool4_t mask, int8_t *base, ptrdiff_t bstride, =
vint8m2_t v0)=0D
+{=0D
+  vsse8_v_i8m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m4_vl32 (int8_t *base, ptrdiff_t bstride, vint8m4_t v0)=0D
+{=0D
+  vsse8_v_i8m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m4_m_vl32 (vbool2_t mask, int8_t *base, ptrdiff_t bstride, =
vint8m4_t v0)=0D
+{=0D
+  vsse8_v_i8m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m8_vl32 (int8_t *base, ptrdiff_t bstride, vint8m8_t v0)=0D
+{=0D
+  vsse8_v_i8m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_i8m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_i8m8_m_vl32 (vbool1_t mask, int8_t *base, ptrdiff_t bstride, =
vint8m8_t v0)=0D
+{=0D
+  vsse8_v_i8m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf4_vl32 (int16_t *base, ptrdiff_t bstride, vint16mf4_t v=
0)=0D
+{=0D
+  vsse16_v_i16mf4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf4_m_vl32 (vbool64_t mask, int16_t *base, ptrdiff_t bstr=
ide, vint16mf4_t v0)=0D
+{=0D
+  vsse16_v_i16mf4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf2_vl32 (int16_t *base, ptrdiff_t bstride, vint16mf2_t v=
0)=0D
+{=0D
+  vsse16_v_i16mf2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16mf2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16mf2_m_vl32 (vbool32_t mask, int16_t *base, ptrdiff_t bstr=
ide, vint16mf2_t v0)=0D
+{=0D
+  vsse16_v_i16mf2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m1_vl32 (int16_t *base, ptrdiff_t bstride, vint16m1_t v0)=
=0D
+{=0D
+  vsse16_v_i16m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m1_m_vl32 (vbool16_t mask, int16_t *base, ptrdiff_t bstri=
de, vint16m1_t v0)=0D
+{=0D
+  vsse16_v_i16m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m2_vl32 (int16_t *base, ptrdiff_t bstride, vint16m2_t v0)=
=0D
+{=0D
+  vsse16_v_i16m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m2_m_vl32 (vbool8_t mask, int16_t *base, ptrdiff_t bstrid=
e, vint16m2_t v0)=0D
+{=0D
+  vsse16_v_i16m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m4_vl32 (int16_t *base, ptrdiff_t bstride, vint16m4_t v0)=
=0D
+{=0D
+  vsse16_v_i16m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m4_m_vl32 (vbool4_t mask, int16_t *base, ptrdiff_t bstrid=
e, vint16m4_t v0)=0D
+{=0D
+  vsse16_v_i16m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m8_vl32 (int16_t *base, ptrdiff_t bstride, vint16m8_t v0)=
=0D
+{=0D
+  vsse16_v_i16m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_i16m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_i16m8_m_vl32 (vbool2_t mask, int16_t *base, ptrdiff_t bstrid=
e, vint16m8_t v0)=0D
+{=0D
+  vsse16_v_i16m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32mf2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32mf2_vl32 (int32_t *base, ptrdiff_t bstride, vint32mf2_t v=
0)=0D
+{=0D
+  vsse32_v_i32mf2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32mf2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32mf2_m_vl32 (vbool64_t mask, int32_t *base, ptrdiff_t bstr=
ide, vint32mf2_t v0)=0D
+{=0D
+  vsse32_v_i32mf2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m1_vl32 (int32_t *base, ptrdiff_t bstride, vint32m1_t v0)=
=0D
+{=0D
+  vsse32_v_i32m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m1_m_vl32 (vbool32_t mask, int32_t *base, ptrdiff_t bstri=
de, vint32m1_t v0)=0D
+{=0D
+  vsse32_v_i32m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m2_vl32 (int32_t *base, ptrdiff_t bstride, vint32m2_t v0)=
=0D
+{=0D
+  vsse32_v_i32m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m2_m_vl32 (vbool16_t mask, int32_t *base, ptrdiff_t bstri=
de, vint32m2_t v0)=0D
+{=0D
+  vsse32_v_i32m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m4_vl32 (int32_t *base, ptrdiff_t bstride, vint32m4_t v0)=
=0D
+{=0D
+  vsse32_v_i32m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m4_m_vl32 (vbool8_t mask, int32_t *base, ptrdiff_t bstrid=
e, vint32m4_t v0)=0D
+{=0D
+  vsse32_v_i32m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m8_vl32 (int32_t *base, ptrdiff_t bstride, vint32m8_t v0)=
=0D
+{=0D
+  vsse32_v_i32m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_i32m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_i32m8_m_vl32 (vbool4_t mask, int32_t *base, ptrdiff_t bstrid=
e, vint32m8_t v0)=0D
+{=0D
+  vsse32_v_i32m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m1_vl32 (int64_t *base, ptrdiff_t bstride, vint64m1_t v0)=
=0D
+{=0D
+  vsse64_v_i64m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m1_m_vl32 (vbool64_t mask, int64_t *base, ptrdiff_t bstri=
de, vint64m1_t v0)=0D
+{=0D
+  vsse64_v_i64m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m2_vl32 (int64_t *base, ptrdiff_t bstride, vint64m2_t v0)=
=0D
+{=0D
+  vsse64_v_i64m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m2_m_vl32 (vbool32_t mask, int64_t *base, ptrdiff_t bstri=
de, vint64m2_t v0)=0D
+{=0D
+  vsse64_v_i64m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m4_vl32 (int64_t *base, ptrdiff_t bstride, vint64m4_t v0)=
=0D
+{=0D
+  vsse64_v_i64m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m4_m_vl32 (vbool16_t mask, int64_t *base, ptrdiff_t bstri=
de, vint64m4_t v0)=0D
+{=0D
+  vsse64_v_i64m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m8_vl32 (int64_t *base, ptrdiff_t bstride, vint64m8_t v0)=
=0D
+{=0D
+  vsse64_v_i64m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_i64m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_i64m8_m_vl32 (vbool8_t mask, int64_t *base, ptrdiff_t bstrid=
e, vint64m8_t v0)=0D
+{=0D
+  vsse64_v_i64m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf8_vl32 (uint8_t *base, ptrdiff_t bstride, vuint8mf8_t v0)=
=0D
+{=0D
+  vsse8_v_u8mf8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf8_m_vl32 (vbool64_t mask, uint8_t *base, ptrdiff_t bstrid=
e, vuint8mf8_t v0)=0D
+{=0D
+  vsse8_v_u8mf8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf4_vl32 (uint8_t *base, ptrdiff_t bstride, vuint8mf4_t v0)=
=0D
+{=0D
+  vsse8_v_u8mf4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf4_m_vl32 (vbool32_t mask, uint8_t *base, ptrdiff_t bstrid=
e, vuint8mf4_t v0)=0D
+{=0D
+  vsse8_v_u8mf4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf2_vl32 (uint8_t *base, ptrdiff_t bstride, vuint8mf2_t v0)=
=0D
+{=0D
+  vsse8_v_u8mf2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8mf2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8mf2_m_vl32 (vbool16_t mask, uint8_t *base, ptrdiff_t bstrid=
e, vuint8mf2_t v0)=0D
+{=0D
+  vsse8_v_u8mf2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m1_vl32 (uint8_t *base, ptrdiff_t bstride, vuint8m1_t v0)=0D
+{=0D
+  vsse8_v_u8m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m1_m_vl32 (vbool8_t mask, uint8_t *base, ptrdiff_t bstride,=
 vuint8m1_t v0)=0D
+{=0D
+  vsse8_v_u8m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m2_vl32 (uint8_t *base, ptrdiff_t bstride, vuint8m2_t v0)=0D
+{=0D
+  vsse8_v_u8m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[0=
-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\=
.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m2_m_vl32 (vbool4_t mask, uint8_t *base, ptrdiff_t bstride,=
 vuint8m2_t v0)=0D
+{=0D
+  vsse8_v_u8m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m4_vl32 (uint8_t *base, ptrdiff_t bstride, vuint8m4_t v0)=0D
+{=0D
+  vsse8_v_u8m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s=
10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m4_m_vl32 (vbool2_t mask, uint8_t *base, ptrdiff_t bstride,=
 vuint8m4_t v0)=0D
+{=0D
+  vsse8_v_u8m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m8_vl32 (uint8_t *base, ptrdiff_t bstride, vuint8m8_t v0)=0D
+{=0D
+  vsse8_v_u8m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse8_v_u8m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*=
m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a=
[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse8_v_u8m8_m_vl32 (vbool1_t mask, uint8_t *base, ptrdiff_t bstride,=
 vuint8m8_t v0)=0D
+{=0D
+  vsse8_v_u8m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf4_vl32 (uint16_t *base, ptrdiff_t bstride, vuint16mf4_t=
 v0)=0D
+{=0D
+  vsse16_v_u16mf4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf4_m_vl32 (vbool64_t mask, uint16_t *base, ptrdiff_t bst=
ride, vuint16mf4_t v0)=0D
+{=0D
+  vsse16_v_u16mf4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf2_vl32 (uint16_t *base, ptrdiff_t bstride, vuint16mf2_t=
 v0)=0D
+{=0D
+  vsse16_v_u16mf2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16mf2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16mf2_m_vl32 (vbool32_t mask, uint16_t *base, ptrdiff_t bst=
ride, vuint16mf2_t v0)=0D
+{=0D
+  vsse16_v_u16mf2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m1_vl32 (uint16_t *base, ptrdiff_t bstride, vuint16m1_t v=
0)=0D
+{=0D
+  vsse16_v_u16m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m1_m_vl32 (vbool16_t mask, uint16_t *base, ptrdiff_t bstr=
ide, vuint16m1_t v0)=0D
+{=0D
+  vsse16_v_u16m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m2_vl32 (uint16_t *base, ptrdiff_t bstride, vuint16m2_t v=
0)=0D
+{=0D
+  vsse16_v_u16m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m2_m_vl32 (vbool8_t mask, uint16_t *base, ptrdiff_t bstri=
de, vuint16m2_t v0)=0D
+{=0D
+  vsse16_v_u16m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m4_vl32 (uint16_t *base, ptrdiff_t bstride, vuint16m4_t v=
0)=0D
+{=0D
+  vsse16_v_u16m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m4_m_vl32 (vbool4_t mask, uint16_t *base, ptrdiff_t bstri=
de, vuint16m4_t v0)=0D
+{=0D
+  vsse16_v_u16m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m8_vl32 (uint16_t *base, ptrdiff_t bstride, vuint16m8_t v=
0)=0D
+{=0D
+  vsse16_v_u16m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse16_v_u16m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse16_v_u16m8_m_vl32 (vbool2_t mask, uint16_t *base, ptrdiff_t bstri=
de, vuint16m8_t v0)=0D
+{=0D
+  vsse16_v_u16m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32mf2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32mf2_vl32 (uint32_t *base, ptrdiff_t bstride, vuint32mf2_t=
 v0)=0D
+{=0D
+  vsse32_v_u32mf2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32mf2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*mf2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32mf2_m_vl32 (vbool64_t mask, uint32_t *base, ptrdiff_t bst=
ride, vuint32mf2_t v0)=0D
+{=0D
+  vsse32_v_u32mf2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m1_vl32 (uint32_t *base, ptrdiff_t bstride, vuint32m1_t v=
0)=0D
+{=0D
+  vsse32_v_u32m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m1_m_vl32 (vbool32_t mask, uint32_t *base, ptrdiff_t bstr=
ide, vuint32m1_t v0)=0D
+{=0D
+  vsse32_v_u32m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m2_vl32 (uint32_t *base, ptrdiff_t bstride, vuint32m2_t v=
0)=0D
+{=0D
+  vsse32_v_u32m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m2_m_vl32 (vbool16_t mask, uint32_t *base, ptrdiff_t bstr=
ide, vuint32m2_t v0)=0D
+{=0D
+  vsse32_v_u32m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m4_vl32 (uint32_t *base, ptrdiff_t bstride, vuint32m4_t v=
0)=0D
+{=0D
+  vsse32_v_u32m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m4_m_vl32 (vbool8_t mask, uint32_t *base, ptrdiff_t bstri=
de, vuint32m4_t v0)=0D
+{=0D
+  vsse32_v_u32m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m8_vl32 (uint32_t *base, ptrdiff_t bstride, vuint32m8_t v=
0)=0D
+{=0D
+  vsse32_v_u32m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse32_v_u32m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse32_v_u32m8_m_vl32 (vbool4_t mask, uint32_t *base, ptrdiff_t bstri=
de, vuint32m8_t v0)=0D
+{=0D
+  vsse32_v_u32m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m1_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m1_vl32 (uint64_t *base, ptrdiff_t bstride, vuint64m1_t v=
0)=0D
+{=0D
+  vsse64_v_u64m1 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m1_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m1,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m1_m_vl32 (vbool64_t mask, uint64_t *base, ptrdiff_t bstr=
ide, vuint64m1_t v0)=0D
+{=0D
+  vsse64_v_u64m1_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m2_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m2_vl32 (uint64_t *base, ptrdiff_t bstride, vuint64m2_t v=
0)=0D
+{=0D
+  vsse64_v_u64m2 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m2_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m2,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s[=
0-9]|s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0=
\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m2_m_vl32 (vbool32_t mask, uint64_t *base, ptrdiff_t bstr=
ide, vuint64m2_t v0)=0D
+{=0D
+  vsse64_v_u64m2_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m4_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m4_vl32 (uint64_t *base, ptrdiff_t bstride, vuint64m4_t v=
0)=0D
+{=0D
+  vsse64_v_u64m4 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m4_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m4,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|=
s10|s11|a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m4_m_vl32 (vbool16_t mask, uint64_t *base, ptrdiff_t bstr=
ide, vuint64m4_t v0)=0D
+{=0D
+  vsse64_v_u64m4_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m8_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7])=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m8_vl32 (uint64_t *base, ptrdiff_t bstride, vuint64m8_t v=
0)=0D
+{=0D
+  vsse64_v_u64m8 (base, bstride, v0, 32);=0D
+}=0D
+=0D
+/*=0D
+** test_vsse64_v_u64m8_m_vl32:=0D
+**  ...=0D
+**	vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s=
*m8,\s*t[au],\s*m[au]=0D
+**  ...=0D
+**	vsse64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|=
a[0-7])\),\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*v0\.t=0D
+**  ...=0D
+**  ret=0D
+*/=0D
+void=0D
+test_vsse64_v_u64m8_m_vl32 (vbool8_t mask, uint64_t *base, ptrdiff_t bstri=
de, vuint64m8_t v0)=0D
+{=0D
+  vsse64_v_u64m8_m (mask, base, bstride, v0, 32);=0D
+}=0D
+=0D
-- =0D
2.36.1=0D
=0D