From mboxrd@z Thu Jan 1 00:00:00 1970 Return-Path: Received: from smtpbg153.qq.com (smtpbg153.qq.com [13.245.218.24]) by sourceware.org (Postfix) with ESMTPS id B56933857C4A for ; Wed, 1 Jun 2022 02:30:41 +0000 (GMT) DMARC-Filter: OpenDMARC Filter v1.4.1 sourceware.org B56933857C4A Authentication-Results: sourceware.org; dmarc=none (p=none dis=none) header.from=rivai.ai Authentication-Results: sourceware.org; spf=pass smtp.mailfrom=rivai.ai X-QQ-mid: bizesmtp68t1654050635tglqnjni Received: from server1.localdomain ( [42.247.22.65]) by bizesmtp.qq.com (ESMTP) with id ; Wed, 01 Jun 2022 10:30:35 +0800 (CST) X-QQ-SSF: 01400000000000C0F000000A0000000 X-QQ-FEAT: jfdGVjI73+RD9nNAsB7rd25p3AZ1Ugxw64WujJ8YApcosFkap8pXEhIafXvOz vbty4k9A3JOWJ6E7TXZfkvz/yc/NZdeDmc9hUM+kZ5kHwE4v2rix1ZuV1Wgmapxq6gIZMjo q4cq1EMcs7yvS89Z/Jo2+qTzZ52eXhPICnZRvoZO9GKo01QE5D+dwEMZI/Mbyy8V6wRxElX 9/LGYJ7ItZm7rXM3n7tP8/reqzfcsxhNoyk75PK+hh7aAs73w7sByaVdF8cqWd8lhP6G9mI rVM8Q2EWblfDCpiOp/DWfxmO/wBRfiiOU03bVEtaOiv+MBcJau1JKDDAr4ghJTbrDIM8hi+ QdAUbIJg9QCLRoukNA= X-QQ-GoodBg: 2 From: juzhe.zhong@rivai.ai To: gcc-patches@gcc.gnu.org Cc: zhongjuzhe Subject: [PATCH v4 25/34] RISC-V: Add vloxeix_4.C Date: Wed, 1 Jun 2022 10:29:08 +0800 Message-Id: <20220601022917.270325-26-juzhe.zhong@rivai.ai> X-Mailer: git-send-email 2.36.1 In-Reply-To: <20220601022917.270325-1-juzhe.zhong@rivai.ai> References: <20220601022917.270325-1-juzhe.zhong@rivai.ai> MIME-Version: 1.0 Content-Transfer-Encoding: quoted-printable X-QQ-SENDSIZE: 520 Feedback-ID: bizesmtp:rivai.ai:qybgforeign:qybgforeign4 X-QQ-Bgrelay: 1 X-Spam-Status: No, score=-2.8 required=5.0 tests=BAYES_00, GIT_PATCH_0, KAM_DMARC_STATUS, RCVD_IN_DNSWL_NONE, RCVD_IN_MSPIKE_H2, SPF_HELO_PASS, SPF_PASS, TXREP, T_SCC_BODY_TEXT_LINE, UNWANTED_LANGUAGE_BODY autolearn=ham autolearn_force=no version=3.4.6 X-Spam-Checker-Version: SpamAssassin 3.4.6 (2021-04-09) on server2.sourceware.org X-BeenThere: gcc-patches@gcc.gnu.org X-Mailman-Version: 2.1.29 Precedence: list List-Id: Gcc-patches mailing list List-Unsubscribe: , List-Archive: List-Post: List-Help: List-Subscribe: , X-List-Received-Date: Wed, 01 Jun 2022 02:30:49 -0000 From: zhongjuzhe =0D gcc/testsuite/ChangeLog:=0D =0D * g++.target/riscv/rvv/vloxeix_4.C: New test.=0D =0D ---=0D .../g++.target/riscv/rvv/vloxeix_4.C | 2503 +++++++++++++++++=0D 1 file changed, 2503 insertions(+)=0D create mode 100644 gcc/testsuite/g++.target/riscv/rvv/vloxeix_4.C=0D =0D diff --git a/gcc/testsuite/g++.target/riscv/rvv/vloxeix_4.C b/gcc/testsuite= /g++.target/riscv/rvv/vloxeix_4.C=0D new file mode 100644=0D index 00000000000..38115441b71=0D --- /dev/null=0D +++ b/gcc/testsuite/g++.target/riscv/rvv/vloxeix_4.C=0D @@ -0,0 +1,2503 @@=0D +/* { dg-do compile } */=0D +/* { dg-skip-if "test vector intrinsic" { *-*-* } { "*" } { "-march=3Drv*v= *" } } */=0D +/* { dg-final { check-function-bodies "**" "" } } */=0D +#include =0D +#include =0D +=0D +/*=0D +** test_vloxei8_v_u8mf8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf8_t=0D +test_vloxei8_v_u8mf8 (uint8_t *base, vuint8mf8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8mf8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf8,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf8_t=0D +test_vloxei8_v_u8mf8_m (vbool64_t mask, vuint8mf8_t dest, uint8_t *base, v= uint8mf8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16mf4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf4_t=0D +test_vloxei8_v_u16mf4 (uint16_t *base, vuint8mf8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16mf4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf4,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf4_t=0D +test_vloxei8_v_u16mf4_m (vbool64_t mask, vuint16mf4_t dest, uint16_t *base= , vuint8mf8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32mf2_t=0D +test_vloxei8_v_u32mf2 (uint32_t *base, vuint8mf8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32mf2_t=0D +test_vloxei8_v_u32mf2_m (vbool64_t mask, vuint32mf2_t dest, uint32_t *base= , vuint8mf8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u64m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m1_t=0D +test_vloxei8_v_u64m1 (uint64_t *base, vuint8mf8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u64m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m1_t=0D +test_vloxei8_v_u64m1_m (vbool64_t mask, vuint64m1_t dest, uint64_t *base, = vuint8mf8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8mf4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf4_t=0D +test_vloxei8_v_u8mf4 (uint8_t *base, vuint8mf4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8mf4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf4,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf4_t=0D +test_vloxei8_v_u8mf4_m (vbool32_t mask, vuint8mf4_t dest, uint8_t *base, v= uint8mf4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf2_t=0D +test_vloxei8_v_u16mf2 (uint16_t *base, vuint8mf4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf2_t=0D +test_vloxei8_v_u16mf2_m (vbool32_t mask, vuint16mf2_t dest, uint16_t *base= , vuint8mf4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m1_t=0D +test_vloxei8_v_u32m1 (uint32_t *base, vuint8mf4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m1_t=0D +test_vloxei8_v_u32m1_m (vbool32_t mask, vuint32m1_t dest, uint32_t *base, = vuint8mf4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u64m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m2_t=0D +test_vloxei8_v_u64m2 (uint64_t *base, vuint8mf4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u64m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m2_t=0D +test_vloxei8_v_u64m2_m (vbool32_t mask, vuint64m2_t dest, uint64_t *base, = vuint8mf4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf2_t=0D +test_vloxei8_v_u8mf2 (uint8_t *base, vuint8mf2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf2_t=0D +test_vloxei8_v_u8mf2_m (vbool16_t mask, vuint8mf2_t dest, uint8_t *base, v= uint8mf2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m1_t=0D +test_vloxei8_v_u16m1 (uint16_t *base, vuint8mf2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m1_t=0D +test_vloxei8_v_u16m1_m (vbool16_t mask, vuint16m1_t dest, uint16_t *base, = vuint8mf2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m2_t=0D +test_vloxei8_v_u32m2 (uint32_t *base, vuint8mf2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m2_t=0D +test_vloxei8_v_u32m2_m (vbool16_t mask, vuint32m2_t dest, uint32_t *base, = vuint8mf2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u64m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]= |s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m4_t=0D +test_vloxei8_v_u64m4 (uint64_t *base, vuint8mf2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u64m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]= |s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m4_t=0D +test_vloxei8_v_u64m4_m (vbool16_t mask, vuint64m4_t dest, uint64_t *base, = vuint8mf2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m1_t=0D +test_vloxei8_v_u8m1 (uint8_t *base, vuint8m1_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m1_t=0D +test_vloxei8_v_u8m1_m (vbool8_t mask, vuint8m1_t dest, uint8_t *base, vuin= t8m1_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m2_t=0D +test_vloxei8_v_u16m2 (uint16_t *base, vuint8m1_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m2_t=0D +test_vloxei8_v_u16m2_m (vbool8_t mask, vuint16m2_t dest, uint16_t *base, v= uint8m1_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]= |s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m4_t=0D +test_vloxei8_v_u32m4 (uint32_t *base, vuint8m1_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]= |s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m4_t=0D +test_vloxei8_v_u32m4_m (vbool8_t mask, vuint32m4_t dest, uint32_t *base, v= uint8m1_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u64m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11= |a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m8_t=0D +test_vloxei8_v_u64m8 (uint64_t *base, vuint8m1_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u64m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11= |a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m8_t=0D +test_vloxei8_v_u64m8_m (vbool8_t mask, vuint64m8_t dest, uint64_t *base, v= uint8m1_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m2_t=0D +test_vloxei8_v_u8m2 (uint8_t *base, vuint8m2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|s= [0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m2_t=0D +test_vloxei8_v_u8m2_m (vbool4_t mask, vuint8m2_t dest, uint8_t *base, vuin= t8m2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]= |s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m4_t=0D +test_vloxei8_v_u16m4 (uint16_t *base, vuint8m2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]= |s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m4_t=0D +test_vloxei8_v_u16m4_m (vbool4_t mask, vuint16m4_t dest, uint16_t *base, v= uint8m2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11= |a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m8_t=0D +test_vloxei8_v_u32m8 (uint32_t *base, vuint8m2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u32m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11= |a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m8_t=0D +test_vloxei8_v_u32m8_m (vbool4_t mask, vuint32m8_t dest, uint32_t *base, v= uint8m2_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]= |s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m4_t=0D +test_vloxei8_v_u8m4 (uint8_t *base, vuint8m4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]= |s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m4_t=0D +test_vloxei8_v_u8m4_m (vbool2_t mask, vuint8m4_t dest, uint8_t *base, vuin= t8m4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11= |a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m8_t=0D +test_vloxei8_v_u16m8 (uint16_t *base, vuint8m4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u16m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11= |a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m8_t=0D +test_vloxei8_v_u16m8_m (vbool2_t mask, vuint16m8_t dest, uint16_t *base, v= uint8m4_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11= |a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m8_t=0D +test_vloxei8_v_u8m8 (uint8_t *base, vuint8m8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei8_v_u8m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei8\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11= |a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m8_t=0D +test_vloxei8_v_u8m8_m (vbool1_t mask, vuint8m8_t dest, uint8_t *base, vuin= t8m8_t bindex, size_t vl)=0D +{=0D + return vloxei8 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8mf8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf8_t=0D +test_vloxei16_v_u8mf8 (uint8_t *base, vuint16mf4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8mf8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf8,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf8_t=0D +test_vloxei16_v_u8mf8_m (vbool64_t mask, vuint8mf8_t dest, uint8_t *base, = vuint16mf4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16mf4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf4_t=0D +test_vloxei16_v_u16mf4 (uint16_t *base, vuint16mf4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16mf4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf4,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf4_t=0D +test_vloxei16_v_u16mf4_m (vbool64_t mask, vuint16mf4_t dest, uint16_t *bas= e, vuint16mf4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32mf2_t=0D +test_vloxei16_v_u32mf2 (uint32_t *base, vuint16mf4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32mf2_t=0D +test_vloxei16_v_u32mf2_m (vbool64_t mask, vuint32mf2_t dest, uint32_t *bas= e, vuint16mf4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u64m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m1_t=0D +test_vloxei16_v_u64m1 (uint64_t *base, vuint16mf4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u64m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m1_t=0D +test_vloxei16_v_u64m1_m (vbool64_t mask, vuint64m1_t dest, uint64_t *base,= vuint16mf4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8mf4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf4_t=0D +test_vloxei16_v_u8mf4 (uint8_t *base, vuint16mf2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8mf4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf4,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf4_t=0D +test_vloxei16_v_u8mf4_m (vbool32_t mask, vuint8mf4_t dest, uint8_t *base, = vuint16mf2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf2_t=0D +test_vloxei16_v_u16mf2 (uint16_t *base, vuint16mf2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf2_t=0D +test_vloxei16_v_u16mf2_m (vbool32_t mask, vuint16mf2_t dest, uint16_t *bas= e, vuint16mf2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m1_t=0D +test_vloxei16_v_u32m1 (uint32_t *base, vuint16mf2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m1_t=0D +test_vloxei16_v_u32m1_m (vbool32_t mask, vuint32m1_t dest, uint32_t *base,= vuint16mf2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u64m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m2_t=0D +test_vloxei16_v_u64m2 (uint64_t *base, vuint16mf2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u64m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m2_t=0D +test_vloxei16_v_u64m2_m (vbool32_t mask, vuint64m2_t dest, uint64_t *base,= vuint16mf2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf2_t=0D +test_vloxei16_v_u8mf2 (uint8_t *base, vuint16m1_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf2_t=0D +test_vloxei16_v_u8mf2_m (vbool16_t mask, vuint8mf2_t dest, uint8_t *base, = vuint16m1_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m1_t=0D +test_vloxei16_v_u16m1 (uint16_t *base, vuint16m1_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m1_t=0D +test_vloxei16_v_u16m1_m (vbool16_t mask, vuint16m1_t dest, uint16_t *base,= vuint16m1_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m2_t=0D +test_vloxei16_v_u32m2 (uint32_t *base, vuint16m1_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m2_t=0D +test_vloxei16_v_u32m2_m (vbool16_t mask, vuint32m2_t dest, uint32_t *base,= vuint16m1_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u64m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m4_t=0D +test_vloxei16_v_u64m4 (uint64_t *base, vuint16m1_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u64m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m4_t=0D +test_vloxei16_v_u64m4_m (vbool16_t mask, vuint64m4_t dest, uint64_t *base,= vuint16m1_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m1_t=0D +test_vloxei16_v_u8m1 (uint8_t *base, vuint16m2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m1_t=0D +test_vloxei16_v_u8m1_m (vbool8_t mask, vuint8m1_t dest, uint8_t *base, vui= nt16m2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m2_t=0D +test_vloxei16_v_u16m2 (uint16_t *base, vuint16m2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m2_t=0D +test_vloxei16_v_u16m2_m (vbool8_t mask, vuint16m2_t dest, uint16_t *base, = vuint16m2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m4_t=0D +test_vloxei16_v_u32m4 (uint32_t *base, vuint16m2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m4_t=0D +test_vloxei16_v_u32m4_m (vbool8_t mask, vuint32m4_t dest, uint32_t *base, = vuint16m2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u64m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m8_t=0D +test_vloxei16_v_u64m8 (uint64_t *base, vuint16m2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u64m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m8_t=0D +test_vloxei16_v_u64m8_m (vbool8_t mask, vuint64m8_t dest, uint64_t *base, = vuint16m2_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m2_t=0D +test_vloxei16_v_u8m2 (uint8_t *base, vuint16m4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m2_t=0D +test_vloxei16_v_u8m2_m (vbool4_t mask, vuint8m2_t dest, uint8_t *base, vui= nt16m4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m4_t=0D +test_vloxei16_v_u16m4 (uint16_t *base, vuint16m4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m4_t=0D +test_vloxei16_v_u16m4_m (vbool4_t mask, vuint16m4_t dest, uint16_t *base, = vuint16m4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m8_t=0D +test_vloxei16_v_u32m8 (uint32_t *base, vuint16m4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u32m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m8_t=0D +test_vloxei16_v_u32m8_m (vbool4_t mask, vuint32m8_t dest, uint32_t *base, = vuint16m4_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m4_t=0D +test_vloxei16_v_u8m4 (uint8_t *base, vuint16m8_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u8m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m4_t=0D +test_vloxei16_v_u8m4_m (vbool2_t mask, vuint8m4_t dest, uint8_t *base, vui= nt16m8_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m8_t=0D +test_vloxei16_v_u16m8 (uint16_t *base, vuint16m8_t bindex, size_t vl)=0D +{=0D + return vloxei16 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei16_v_u16m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei16\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m8_t=0D +test_vloxei16_v_u16m8_m (vbool2_t mask, vuint16m8_t dest, uint16_t *base, = vuint16m8_t bindex, size_t vl)=0D +{=0D + return vloxei16 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8mf8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf8_t=0D +test_vloxei32_v_u8mf8 (uint8_t *base, vuint32mf2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8mf8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf8,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf8_t=0D +test_vloxei32_v_u8mf8_m (vbool64_t mask, vuint8mf8_t dest, uint8_t *base, = vuint32mf2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16mf4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf4_t=0D +test_vloxei32_v_u16mf4 (uint16_t *base, vuint32mf2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16mf4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf4,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf4_t=0D +test_vloxei32_v_u16mf4_m (vbool64_t mask, vuint16mf4_t dest, uint16_t *bas= e, vuint32mf2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32mf2_t=0D +test_vloxei32_v_u32mf2 (uint32_t *base, vuint32mf2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32mf2_t=0D +test_vloxei32_v_u32mf2_m (vbool64_t mask, vuint32mf2_t dest, uint32_t *bas= e, vuint32mf2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u64m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m1_t=0D +test_vloxei32_v_u64m1 (uint64_t *base, vuint32mf2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u64m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m1_t=0D +test_vloxei32_v_u64m1_m (vbool64_t mask, vuint64m1_t dest, uint64_t *base,= vuint32mf2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8mf4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf4_t=0D +test_vloxei32_v_u8mf4 (uint8_t *base, vuint32m1_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8mf4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf4,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf4_t=0D +test_vloxei32_v_u8mf4_m (vbool32_t mask, vuint8mf4_t dest, uint8_t *base, = vuint32m1_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf2_t=0D +test_vloxei32_v_u16mf2 (uint16_t *base, vuint32m1_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf2_t=0D +test_vloxei32_v_u16mf2_m (vbool32_t mask, vuint16mf2_t dest, uint16_t *bas= e, vuint32m1_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m1_t=0D +test_vloxei32_v_u32m1 (uint32_t *base, vuint32m1_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m1_t=0D +test_vloxei32_v_u32m1_m (vbool32_t mask, vuint32m1_t dest, uint32_t *base,= vuint32m1_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u64m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m2_t=0D +test_vloxei32_v_u64m2 (uint64_t *base, vuint32m1_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u64m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m2_t=0D +test_vloxei32_v_u64m2_m (vbool32_t mask, vuint64m2_t dest, uint64_t *base,= vuint32m1_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf2_t=0D +test_vloxei32_v_u8mf2 (uint8_t *base, vuint32m2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf2_t=0D +test_vloxei32_v_u8mf2_m (vbool16_t mask, vuint8mf2_t dest, uint8_t *base, = vuint32m2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m1_t=0D +test_vloxei32_v_u16m1 (uint16_t *base, vuint32m2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m1_t=0D +test_vloxei32_v_u16m1_m (vbool16_t mask, vuint16m1_t dest, uint16_t *base,= vuint32m2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m2_t=0D +test_vloxei32_v_u32m2 (uint32_t *base, vuint32m2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m2_t=0D +test_vloxei32_v_u32m2_m (vbool16_t mask, vuint32m2_t dest, uint32_t *base,= vuint32m2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u64m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m4_t=0D +test_vloxei32_v_u64m4 (uint64_t *base, vuint32m2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u64m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m4_t=0D +test_vloxei32_v_u64m4_m (vbool16_t mask, vuint64m4_t dest, uint64_t *base,= vuint32m2_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m1_t=0D +test_vloxei32_v_u8m1 (uint8_t *base, vuint32m4_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m1_t=0D +test_vloxei32_v_u8m1_m (vbool8_t mask, vuint8m1_t dest, uint8_t *base, vui= nt32m4_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m2_t=0D +test_vloxei32_v_u16m2 (uint16_t *base, vuint32m4_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m2_t=0D +test_vloxei32_v_u16m2_m (vbool8_t mask, vuint16m2_t dest, uint16_t *base, = vuint32m4_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m4_t=0D +test_vloxei32_v_u32m4 (uint32_t *base, vuint32m4_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m4_t=0D +test_vloxei32_v_u32m4_m (vbool8_t mask, vuint32m4_t dest, uint32_t *base, = vuint32m4_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u64m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m8_t=0D +test_vloxei32_v_u64m8 (uint64_t *base, vuint32m4_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u64m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m8_t=0D +test_vloxei32_v_u64m8_m (vbool8_t mask, vuint64m8_t dest, uint64_t *base, = vuint32m4_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m2_t=0D +test_vloxei32_v_u8m2 (uint8_t *base, vuint32m8_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u8m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m2_t=0D +test_vloxei32_v_u8m2_m (vbool4_t mask, vuint8m2_t dest, uint8_t *base, vui= nt32m8_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m4_t=0D +test_vloxei32_v_u16m4 (uint16_t *base, vuint32m8_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u16m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m4_t=0D +test_vloxei32_v_u16m4_m (vbool4_t mask, vuint16m4_t dest, uint16_t *base, = vuint32m8_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m8_t=0D +test_vloxei32_v_u32m8 (uint32_t *base, vuint32m8_t bindex, size_t vl)=0D +{=0D + return vloxei32 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei32_v_u32m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei32\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m8_t=0D +test_vloxei32_v_u32m8_m (vbool4_t mask, vuint32m8_t dest, uint32_t *base, = vuint32m8_t bindex, size_t vl)=0D +{=0D + return vloxei32 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u8mf8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf8_t=0D +test_vloxei64_v_u8mf8 (uint8_t *base, vuint64m1_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u8mf8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf8,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf8_t=0D +test_vloxei64_v_u8mf8_m (vbool64_t mask, vuint8mf8_t dest, uint8_t *base, = vuint64m1_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u16mf4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf4_t=0D +test_vloxei64_v_u16mf4 (uint16_t *base, vuint64m1_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u16mf4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf4,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf4_t=0D +test_vloxei64_v_u16mf4_m (vbool64_t mask, vuint16mf4_t dest, uint16_t *bas= e, vuint64m1_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u32mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32mf2_t=0D +test_vloxei64_v_u32mf2 (uint32_t *base, vuint64m1_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u32mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32mf2_t=0D +test_vloxei64_v_u32mf2_m (vbool64_t mask, vuint32mf2_t dest, uint32_t *bas= e, vuint64m1_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u64m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m1_t=0D +test_vloxei64_v_u64m1 (uint64_t *base, vuint64m1_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u64m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m1_t=0D +test_vloxei64_v_u64m1_m (vbool64_t mask, vuint64m1_t dest, uint64_t *base,= vuint64m1_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u8mf4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf4_t=0D +test_vloxei64_v_u8mf4 (uint8_t *base, vuint64m2_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u8mf4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf4,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf4_t=0D +test_vloxei64_v_u8mf4_m (vbool32_t mask, vuint8mf4_t dest, uint8_t *base, = vuint64m2_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u16mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf2_t=0D +test_vloxei64_v_u16mf2 (uint16_t *base, vuint64m2_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u16mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16mf2_t=0D +test_vloxei64_v_u16mf2_m (vbool32_t mask, vuint16mf2_t dest, uint16_t *bas= e, vuint64m2_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u32m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m1_t=0D +test_vloxei64_v_u32m1 (uint32_t *base, vuint64m2_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u32m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m1_t=0D +test_vloxei64_v_u32m1_m (vbool32_t mask, vuint32m1_t dest, uint32_t *base,= vuint64m2_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u64m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m2_t=0D +test_vloxei64_v_u64m2 (uint64_t *base, vuint64m2_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u64m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[02468]|v[1-2][02468]|v30),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m2_t=0D +test_vloxei64_v_u64m2_m (vbool32_t mask, vuint64m2_t dest, uint64_t *base,= vuint64m2_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u8mf2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf2_t=0D +test_vloxei64_v_u8mf2 (uint8_t *base, vuint64m4_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u8mf2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= mf2,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8mf2_t=0D +test_vloxei64_v_u8mf2_m (vbool16_t mask, vuint8mf2_t dest, uint8_t *base, = vuint64m4_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u16m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m1_t=0D +test_vloxei64_v_u16m1 (uint16_t *base, vuint64m4_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u16m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m1_t=0D +test_vloxei64_v_u16m1_m (vbool16_t mask, vuint16m1_t dest, uint16_t *base,= vuint64m4_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u32m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m2_t=0D +test_vloxei64_v_u32m2 (uint32_t *base, vuint64m4_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u32m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m2_t=0D +test_vloxei64_v_u32m2_m (vbool16_t mask, vuint32m2_t dest, uint32_t *base,= vuint64m4_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u64m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048])=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m4_t=0D +test_vloxei64_v_u64m4 (uint64_t *base, vuint64m4_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u64m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[048]|v1[26]|v2[048]),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m4_t=0D +test_vloxei64_v_u64m4_m (vbool16_t mask, vuint64m4_t dest, uint64_t *base,= vuint64m4_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u8m1:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m1,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m1_t=0D +test_vloxei64_v_u8m1 (uint8_t *base, vuint64m8_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u8m1_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e8,\s*= m1,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[0-9]|v[1-2][0-9]|v3[0-1]),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint8m1_t=0D +test_vloxei64_v_u8m1_m (vbool8_t mask, vuint8m1_t dest, uint8_t *base, vui= nt64m8_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u16m2:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m2,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m2_t=0D +test_vloxei64_v_u16m2 (uint16_t *base, vuint64m8_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u16m2_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e16,\s= *m2,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[02468]|v[1-2][02468]|v30),\s*\((?:ra|[sgtf]p|t[0-6]|= s[0-9]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint16m2_t=0D +test_vloxei64_v_u16m2_m (vbool8_t mask, vuint16m2_t dest, uint16_t *base, = vuint64m8_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u32m4:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m4,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m4_t=0D +test_vloxei64_v_u32m4 (uint32_t *base, vuint64m8_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u32m4_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e32,\s= *m4,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[048]|v1[26]|v2[048]),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9= ]|s10|s11|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint32m4_t=0D +test_vloxei64_v_u32m4_m (vbool8_t mask, vuint32m4_t dest, uint32_t *base, = vuint64m8_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u64m8:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m8,\s*t[au],\s*m[au]=0D +** ...=0D +** vloxei64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[08]|v16|v24)=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m8_t=0D +test_vloxei64_v_u64m8 (uint64_t *base, vuint64m8_t bindex, size_t vl)=0D +{=0D + return vloxei64 (base, bindex, vl);=0D +}=0D +=0D +=0D +/*=0D +** test_vloxei64_v_u64m8_m:=0D +** ...=0D +** vsetvli\s+zero,\s*(?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s11|a[0-7]),\s*e64,\s= *m8,\s*tu,\s*mu=0D +** ...=0D +** vloxei64\.v\s+(?:v[08]|v16|v24),\s*\((?:ra|[sgtf]p|t[0-6]|s[0-9]|s10|s1= 1|a[0-7])\),\s*(?:v[08]|v16|v24),\s*v0\.t=0D +** ...=0D +** ret=0D +*/=0D +extern "C" vuint64m8_t=0D +test_vloxei64_v_u64m8_m (vbool8_t mask, vuint64m8_t dest, uint64_t *base, = vuint64m8_t bindex, size_t vl)=0D +{=0D + return vloxei64 (mask, dest, base, bindex, vl);=0D +}=0D +=0D +=0D +=0D -- =0D 2.36.1=0D =0D