[gcc r13-5908] RISC-V: Add vmadc C++ API tests

[gcc r13-5908] RISC-V: Add vmadc C++ API tests

[Kito Cheng]

https://gcc.gnu.org/g:485c710b4e698eaef62e4a0037a173a876734c21

commit r13-5908-g485c710b4e698eaef62e4a0037a173a876734c21
Author: Ju-Zhe Zhong <juzhe.zhong@rivai.ai>
Date:   Thu Feb 9 04:57:26 2023 +0800

    RISC-V: Add vmadc C++ API tests
    
    gcc/testsuite/ChangeLog:
    
            * g++.target/riscv/rvv/base/vmadc_vv-1.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vv-2.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vv-3.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vvm-1.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vvm-2.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vvm-3.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C: New test.
            * g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C: New test.

Diff:
---
 .../g++.target/riscv/rvv/base/vmadc_vv-1.C         | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vv-2.C         | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vv-3.C         | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vvm-1.C        | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vvm-2.C        | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vvm-3.C        | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C    | 289 ++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C    | 289 ++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C    | 289 ++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C    | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C    | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C    | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C   | 289 ++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C   | 289 ++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C   | 289 ++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C   | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C   | 292 +++++++++++++++++++++
 .../g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C   | 292 +++++++++++++++++++++
 18 files changed, 5238 insertions(+)

diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-1.C
new file mode 100644
index 00000000000..f0f3855d0b5
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-1.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-2.C
new file mode 100644
index 00000000000..adfe4ae9fd4
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-2.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-3.C
new file mode 100644
index 00000000000..198581844c6
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-3.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-1.C
new file mode 100644
index 00000000000..4fae89cc404
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-1.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-2.C
new file mode 100644
index 00000000000..459634ff3c8
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-2.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-3.C
new file mode 100644
index 00000000000..a42cb444c9c
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-3.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C
new file mode 100644
index 00000000000..bb2e9172a4f
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C
@@ -0,0 +1,289 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C
new file mode 100644
index 00000000000..09759341f61
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C
@@ -0,0 +1,289 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C
new file mode 100644
index 00000000000..26a74e2830f
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C
@@ -0,0 +1,289 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C
new file mode 100644
index 00000000000..111edbbd24b
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,vl);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C
new file mode 100644
index 00000000000..6bbd96b4f9e
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,31);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C
new file mode 100644
index 00000000000..117081d6c3d
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,32);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C
new file mode 100644
index 00000000000..a116933b1ce
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C
@@ -0,0 +1,289 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C
new file mode 100644
index 00000000000..30f89ea8895
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C
@@ -0,0 +1,289 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C
new file mode 100644
index 00000000000..398f9afc7fb
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C
@@ -0,0 +1,289 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C
new file mode 100644
index 00000000000..d5a93ee6a76
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,vl);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C
new file mode 100644
index 00000000000..f94d4258d6d
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,31);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C
new file mode 100644
index 00000000000..091817c48a4
--- /dev/null
+++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C
@@ -0,0 +1,292 @@
+/* { dg-do compile } */
+/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
+
+#include "riscv_vector.h"
+
+vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl)
+{
+    return __riscv_vmadc(op1,op2,carryin,32);
+}
+
+
+
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */
+/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */